Family list

2 family member for: JP5303080 Derived from 1 application

1 No title available

Inventor: OZAWA NORIO Applicant: SEIKO EPSON CORP

EC: IPC: *G02F1/133; G09F9/30; G09G3/36* (+8)

Publication info: JP3240681B2 B2 - 2001-12-17

JP5303080 A - 1993-11-16

Data supplied from the *esp@cenet* database - Worldwide

" " C C OFFICET-10F-00 OV-1 01 O- 10 DN-1 F2000 0007 /0F /07

No title available

Patent number:

JP5303080

Publication date:

1993-11-16

Inventor:

OZAWA NORIO

Applicant:

SEIKO EPSON CORP

Classification:

- international:

G02F1/133; G09F9/30; G09G3/36; H01L29/786;

G02F1/13; G09F9/30; G09G3/36; H01L29/66; (IPC1-7):

G02F1/133; G09F9/30; G09G3/36


- european:

Application number: JP19920106827 19920424 Priority number(s): JP19920106827 19920424

Report a data error here

Abstract of JP5303080

PURPOSE:To realize the active matrix panel which can convert a unit cell on a driving circuit side to a narrow by optimizing arrangement of a thin film transistor of a shift register. CONSTITUTION:In a source line driving circuit of the active matrix panel, a TFT for constituting clocked inverters 3a, 4a of its unit shift register A1 is formed in thin film transistor forming areas 300a-300d, and as for these thin film transistor forming areas, one each end side of the thin film transistor forming areas in which the thin film transistors of different conductive types are formed is adjacent to each other, and on the other hand, the other end sides thereof are positined in the directions being opposite to each other. Therefore, the thin film transistors are deviated at every conductive type, and also, a forming pitch P2 of a unit shift register is made narrow.



Data supplied from the esp@cenet database - Worldwide

0007 (05 (00

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-303080

(43)公開日 平成5年(1993)11月16日

(51) Int. Cl. ⁵		識別記号		FΙ
G02F	1/133	550	7820-2K	
G09F	9/30	338	6447-5G	
G09G	3/36		7319-5G	

審査請求 未請求 請求項の数7 (全15頁)


(21)出願番号	特願平4-106827	(71)出願人	000002369
			セイコーエプソン株式会社
(22)出願日	平成4年(1992)4月24日		東京都新宿区西新宿2丁目4番1号
		(72)発明者	小澤 徳郎
			長野県諏訪市大和3丁目3番5号 セイコ
			ーエプソン株式会社内
		(74)代理人	弁理士 山田 稔

(54) 【発明の名称】アクティブマトリクスパネル

(57) 【要約】

【目的】 シフトレジスタの薄膜トランジスタの配置を 最適化して、駆動回路側の単位セルを狭ピッチ化可能な アクティブマトリクスパネルを実現すること。

【構成】 アクティブマトリクスパネルのソース線駆動 回路40において、その単位シフトレジスタA1のクロックドインバータ3a、4aを構成するTFTは、薄膜トランジスタ形成領域300a~300dに形成され、これらの薄膜トランジスタ形成領域は、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域の一方端側同士が互いに近接している一方、それらの他方端側は互いに反対方向に位置している。このため、薄膜トランジスタは導電型毎に偏在し、かつ、単位シフトレジスタの形成ピッチP2が狭小化されている。



【特許請求の範囲】

【請求項1】 同一基板上の画素マトリクスの形成領域 と前記基板の外周縁との間に形成されて各画素の表示動 作を駆動するソース線駆動回路およびゲート線駆動回路 のうちの少なくとも一方側の駆動回路において、

そのシフトレジスタは、その1ビットに相当する単位シ フトレジスタ当たり、少なくとも、第1導電型および第 2 導電型の薄膜トランジスタで構成されてクロック信号 線から入力されたクロック信号に基づいて駆動される2 つのクロックドインバータ回路を有しており、前記第1 導電型および第2導電型の薄膜トランジスタは、前記ク ロックドインバータ回路の形成領域において、同じクロ ックドインバータ回路の同じ導電型の薄膜トランジスタ 毎に前記基板の外周縁側から前記画素マトリクスの形成 領域側に向かって4列に配列された薄膜トランジスタ形 成領域に形成され、これらの薄膜トランジスタ形成領域 のうち、異なる導電型の薄膜トランジスタが形成された 薄膜トランジスタ形成領域の一方端側同士は互いに近接 している一方、それらの他方端側は互いに反対方向に位 置していることを特徴とするアクティブマトリクスパネ 20 ル。

【請求項2】 請求項1において、前記シフトレジスタ の形成領域は、前記基板の外周縁側の第1のシフトレジ スタ形成領域と前記画素マトリクスの形成領域側の第2 のシフトレジスタ形成領域とに分離されており、これら のシフトレジスタ形成領域に、前記シフトレジスタは第 1および第2のシフトレジスタとして分割して形成され ていることを特徴とするアクティブマトリクスパネル。

【請求項3】 請求項2において、前記シフトレジスタ にクロック信号を供給するクロック信号線のうち、前記 30 第1のシフトレジスタ形成領域に形成された第1のシフ トレジスタにクロック信号を供給する第1のクロック信 号線は、前記第1のシフトレジスタ形成領域に対して隣 接する位置に並列配置され、前記第2のシフトレジスタ 形成領域に形成された第2のシフトレジスタにクロック 信号を供給する第2のクロック信号線は、前記第2のシ フトレジスタ形成領域に対して隣接する位置に並列配置 されていることを特徴とするアクティブマトリクスパネ ル。

【請求項4】 請求項3において、前記第1のクロック 信号線と前記第2のクロック信号線とは、対応する各シ フトレジスタ形成領域に対して略等距離を隔てた位置に 配置されていることを特徴とするアクティブマトリクス パネル。

【請求項5】 請求項3または請求項4において、前記 第1のクロック信号線は前記第1のシフトレジスタ形成 領域に対して前記基板の外周縁側に形成され、前記第2 のクロック信号線は前記第2のシフトレジスタ形成領域 に対して前記画素マトリクスの形成領域側に形成されて いることを特徴とするアクティブマトリクスパネル。

2

【請求項6】 請求項3ないし請求項5のいずれかの項 において、前記第1クロック信号線と前記第2のクロッ ク信号線からは位相がずれた系列毎のクロック信号が供 給され、これらの系列毎のクロック信号に対応して、前 記第1および第2のシフトレジスタも系列化されている ことを特徴とするアクティブマトリクスパネル。

請求項3ないし請求項6のいずれかの項 【請求項7】 において、前記第1および第2のクロック信号線のうち の少なくとも一方側のクロック信号線は、位相がずれた 系列毎のクロック信号が供給される複数のクロック信号 線から構成され、これらの系列毎のクロック信号に対応 して、前記第1または第2のシフトレジスタの側も系列 化されていることを特徴とするアクティブマトリクスパ ネル。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示パネルなどのア クティブマトリクスパネルに関し、特に、その駆動回路 側の構造技術に関する。

[0002]

【従来の技術】液晶の配向状態などを利用して情報を表 示するフラット型表示パネルのうち、アクティブマトリ クス方式の液晶表示パネルにおいては、その全体構成を 図13にブロック図で示すように、画素マトリクス2 2, ソース線駆動回路12およびゲート線駆動回路21 が同一の透明基板11の上に形成されて、表示装置の小 型化、高精細化および低コスト化が図られている。ここ で、ソース線駆動回路12はシフトレジスタ13、サン プルホールド回路17,18,19およびビデオ信号線 14, 15, 16を有する一方、ゲート線駆動回路21 はシフトレジスタ20および必要に応じてバッファ回路 23を有する。また、画素マトリクス22は、ソース線 駆動回路12に接続された複数のソース線26、27、 28・・・と、ゲート線駆動回路21に接続された複数 のゲート線24、25・・・と、これらのゲート線およ びソース線の交点に形成された複数の画素32,33・ ・・とを有し、各画素32,33・・・には薄膜トラン ジスタ (TFT) 29と液晶セル30とを有する。さら に、ソース線駆動回路12の側には、そのシフトレジス 40 タ13にクロック信号を入力すべきクロック信号線34 が配置されている一方、ゲート線駆動回路21の側に は、そのシフトレジスタ20にクロック信号を入力すべ きクロック信号線37が配置されている。なお、35, 36はソース線駆動回路12およびゲート線駆動回路2 1にスタート信号を入力するスタート信号線である。 【0003】 ここで、シフトレジスタ13,20は、1

ビット当たり、図14(a)に示すように、クロック信 号CKAのうちのクロック信号CLAで駆動される単位 シフトレジスタ1a、またはクロック信号CLAと逆相 50 のクロック信号CLA*で駆動される単位シフトレジス

タ1bで構成され、これらの単位シフトレジスタ1a, 1 bがシフト方向に交互に配置されている。これらの単 位シフトレジスタ1a, 1bのうち、単位シフトレジス タ1 a は1 つのインバータ2 と2 つのクロックドインバ ータ3a, 4aで構成され、単位シフトレジスタ1bは 1つのインバータ2と2つのクロックドインバータ3 b, 3 a で構成されている。そのうち、インバータ 2 は、図14(b)に示すように、p型TFT201とn 型TFT202とからなるСMOS構造になっている。 また、クロックドインバータ3a,4aは、図14 (c) に示すように、p型TFT301a, 302aと n型TFT401a, 402aとから構成されてクロッ ク信号CLAで駆動可能になっているのに対して、クロ ックドインバータ3b, 4bは、図14(d)に示すよ うに、p型TFT301b, 302bとn型TFT40 1 b, 402 b とから構成されて逆相のクロック信号 C LA*で駆動可能になっている。

【0004】このため、従来のアクティブマトリクスパ ネルにおいては、たとえば、図15に示すように、ソー ス線駆動回路80のシフトレジスタ81のうち、クロッ クドインバータ3a, 4aのp型TFT301a, 30 2aとn型TFT401a, 402aとは、基板の外周 縁側 (矢印Xの方向) から画素マトリクスの形成領域側 (矢印Yの方向) に向かって配置された2列の薄膜トラ ンジスタ形成領域803a,804aにそれぞれ形成さ れている。

[0005]

【発明が解決しようとする課題】このような構成の液晶 表示パネルにおいては、その表示品位を高める目的に、 画素ピッチを狭小化して画素の微細化が図られつつある が、その画素ピッチはソース線駆動回路80の単位セル のピッチP11に規定された状態にある。ここで、シフ トレジスタ81のクロックドインバータ3a, 4aは4 つのTFTで構成されているのに対して、アナログスイ ッチ部85は、ソース線駆動回路80の単位セル毎にn 型TFT85a、85b・・・のみで構成され、また、 バッファ回路87のインバータ回路87a,87bは、 それぞれ相補型TFTで構成されているため、ソース線 駆動回路80の単位セルのピッチP11はTFTの形成 密度が高いシフトレジスタ81における単位シフトレジ 40 スタの形成ピッチP12に規定されている。

【0006】しかしながら、従来のアクティブマトリク スパネルにおいては、シフトレジスタ81の構造上の制 約があって、ソース線駆動回路80の単位セルのピッチ P11 (画素ピッチ)を狭小化できないという問題点が ある。すなわち、シフトレジスタ81の製造プロセスの うちのイオン打ち込み工程において、薄膜トランジスタ 形成領域803a,804aのうち、導電型の異なるp 型TFT301a, 302aとn型TFT401a, 4 02 aとを形成する領域には逆導電型の不純物をそれぞ 50 おり、第1導電型および第2導電型の薄膜トランジスタ

れ導入する必要があるため、p型TFT301a,30 2aとn型TFT401a, 402aとの間に所定の間 隔、たとえば、10数μm以上の間隔を設ける必要があ る。従って、いずれの薄膜トランジスタ形成領域803 a、804aも、その基板の辺方向(矢印Zの方向)に

おける長さ寸法が長くなってしまう。 【0007】また、ソース線駆動回路の動作速度を向上 する目的に、図16に示すソース線駆動回路90のよう に、そのシフトシフトレジスタ91に対して基板の外周 10 縁側(矢印Xの方向)に2系列のクロック信号線93, 94を設ける一方、そこから供給されるクロック信号C KA, CKBによってシフトシフトレジスタ91を2系 列駆動可能なように、シフトレジスタ91をA系列のシ フトレジスタ91aおよびB系列のシフトレジスタ91 bに2系列化する場合がある。しかしながら、この場合 であっても、基板の外周縁側(矢印Xの方向)の薄膜ト ランジスタ形成領域903aおよび画素マトリクスの形 成領域側(矢印Yの方向)の薄膜トランジスタ形成領域 903bはイオン打ち込み工程における制約上、導電型 の異なるp型TFTとn型TFTとの間に10数μm以 上の間隔を設ける必要があるため、いずれの薄膜トラン ジスタ形成領域903a、904aも、基板の辺方向 (矢印 Z の方向) における長さ寸法が長くなってしま う。従って、シフトレジスタ91における単位シフトレ ジスタの形成ピッチP12を狭小化することができな い。なお、図16において、クロック信号線93、94 は、それぞれ、クロック信号CLA、CLBをシフトレ ジスタ91に対して供給するクロック信号線931,9 41と、クロック信号CLA、CLBに対して逆相のク ロック信号CLA*, CLB*をシフトレジスタ91に 供給するクロック信号線932,942とから構成さ れ、かつ、クロック信号CKA(CLA, CLA*)と クロック信号CKB(CLB, CLB*)とは互いに9 0° のずれをもっている。

【0008】以上の問題点に鑑みて、本発明の課題は、 シフトレジスタを構成する薄膜トランジスタの配置構造 を最適化して、駆動回路側の単位セルを狭ピッチ化可能 なアクティブマトリクスパネルを実現することにある。 [0009]

【課題を解決するための手段】上記課題を解決するため に、本発明において講じた手段は、同一基板上の画素マ トリクスの形成領域と基板の外周縁との間に形成されて 各画素の表示動作を駆動するソース線駆動回路およびゲ ート線駆動回路のうちの少なくとも一方側の駆動回路に おいて、そのシフトレジスタには、その1ビットに相当 する単位シフトレジスタ当たり、少なくとも、第1導電 型および第2導電型の薄膜トランジスタで構成されてク ロック信号線から入力されたクロック信号に基づいて駆 動される2つのクロックドインバータ回路が形成されて

5

を、クロックドインバータ回路の形成領域において、同 じクロックドインバータ回路の同じ導電型の薄膜トラン ジスタ毎に基板の外周縁側から画素マトリクスの形成領 域側に向かって4列に配列された薄膜トランジスタ形成 領域に形成すると共に、これらの薄膜トランジスタ形成 領域のうち、異なる導電型の薄膜トランジスタが形成さ れた薄膜トランジスタ形成領域の一方端側同士を互いに 近接させる一方、それらの他方端側を互いに反対方向に 位置するようにすることである。すなわち、導電型の異 なる薄膜トランジスタの形成領域同士を基板の外周縁側 から画素マトリクスの形成領域側の方向でも分離するこ とである。

【0010】また、本発明においては、シフトレジスタ 形成領域を基板の外周縁側の第1のシフトレジスタ形成 領域と画素マトリクスの形成領域側の第2のシフトレジ スタ形成領域とに分離し、これらのシフトレジスタ形成 領域に、シフトレジスタを第1および第2のシフトレジ スタとして分割して形成しておくことが好ましい。

【0011】この場合には、クロック信号線からのクロ ック信号をシフトレジスタに供給するクロック信号入力 20 線を、第1のシフトレジスタ側と第2のシフトレジスタ 側との間で同寸法、かつ、最短寸法で構成する目的に、 シフトレジスタにクロック信号を供給するクロック信号 線のうち、第1のシフトレジスタ形成領域に形成された 第1のシフトレジスタにクロック信号を供給する第1の クロック信号線を第1のシフトレジスタ形成領域に対し て隣接する位置に並列配置し、第2のシフトレジスタ形 成領域に形成された第2のシフトレジスタにクロック信 号を供給する第2のクロック信号線を第2のシフトレジ スタ形成領域に対して隣接する位置に並列配置すること 30 が好ましい。また、第1のクロック信号線と第2のクロ ック信号線とを対応する各シフトレジスタ形成領域に対 して略等距離を隔てた位置に配置することが好ましい。 【0012】さらに、シフトレジスタ形成領域をクロッ

ク信号線が通らないようにして、単位シフトレジスタの 形成ピッチを狭小化する目的に、第1のクロック信号線 を第1のシフトレジスタ形成領域に対して基板の外周縁 側に形成し、第2のクロック信号線を第2のシフトレジ スタ形成領域に対して画素マトリクスの形成領域側に形 成しておくことが好ましい。

【0013】また、シフトレジスタを構成する薄膜トラ ンジスタの動作特性を現状のままで、駆動回路の動作速 度を高める目的に、第1クロック信号線と第2のクロッ ク信号線からは位相がずれた系列毎のクロック信号を供 給し、これらの系列毎のクロック信号に対応して、第1 および第2のシフトレジタも系列化しておくことが好ま しい。同様の目的に、第1または第2のクロック信号線 を、位相がずれた系列毎のクロック信号が供給される複 数のクロック信号線から構成し、これらの系列毎のクロ ック信号に対応して、第1または第2のシフトレジタの 50 側も系列化しておくことが好ましい。

[0014]

【作用】上記手段を講じた本発明に係るアクティブマト リクスパネルにおいて、ソース線駆動回路またはゲート 線駆動回路のシフトレジスタでは、そのクロックドイン バータ回路を構成する第1導電型および第2導電型の薄 膜トランジスタを、同じクロックドインバータ回路の同 じ導電型の薄膜トランジスタ毎に、基板の外周縁側から 画素マトリクスの形成領域側に向かって配置された4列 の薄膜トランジスタ形成領域に形成してあり、これらの 薄膜トランジスタ形成領域のうち、異なる導電型の薄膜 トランジスタが形成された薄膜トランジスタ形成領域同 士の一方端側同士を互いに近接させる一方、それらの他 方端側を互いに反対方向に向けてあるため、導電型の異 なる薄膜トランジスタの形成領域同士を基板の外周縁側 から画素マトリクスの形成領域側の方向でも分離してあ る。従って、導電型の異なる薄膜トランジスタの形成領 域同士は、近接し合った状態のままで、互いに異なる領 域に偏在している。それ故、薄膜トランジスタを形成す るにあたっての支障がなく、しかも、回路要素の形成密 度が高いシフトレジスタの形成ピッチを狭小化できる。 その結果、駆動回路の単位セルのピッチを狭小化して、 画素マトリクスを微細化できる。

【0015】さらに、シフトレジスタ形成領域を基板の 外周縁側の第1のシフトレジスタ形成領域と画素マトリ クスの形成領域側の第2のシフトレジスタ形成領域とに 分割した場合には、駆動回路の単位セルのピッチを実質 的に狭ピッチ化できるので、画素マトリクスを微細化で きる。

[0016]

【実施例】つぎに、添付図面を参照して、本発明の実施 例について説明する。

【0017】 〔実施例1〕 図1は本発明の実施例1に係 るアクティブマトリクスパネル(液晶表示パネル)のソ ース線駆動回路側における薄膜トランジスタおよび配線 層の配置を示す構成図、図2はそのブロック図、図3は その回路図である。ここで、本例のアクティブマトリク スパネルの全体構成は、図13に示すプロック図と概ね 同様であるため、以下の説明では、ソース線駆動回路の 40 構成についてのみ詳述する。

【0018】これらの図において、本例のアクティブマ トリクスパネルのソース線駆動回路40は、図15に示 した従来のソース線駆動回路と同様に、シフトレジスタ 40の駆動方式が2系列化されている。ソース線駆動回 路40は、画素マトリクスおよびゲート線駆動回路(い ずれも、図示せず。)と共に同一の透明基板上に形成さ れて、画素マトリクスの各画素の表示動作を駆動する。 ここで、ソース線駆動回路40は基板の外周縁から画素 マトリクスの形成領域までの間に形成されており、本例 において、シフトレジスタ41は、基板の外周縁側(矢

印Xの方向) の第1のシフトレジスタ形成領域42 a と、画素マトリクスの形成領域側(矢印Yの方向)の第 2のシフトレジスタ形成領域42bとに、それぞれ、単 位シフトレジスタA1、A2、A3・・・からなるA系 列のシフトレジスタ41a (第1のシフトレジスタ) と、単位シフトレジスタB1、B2、B3・・・からな るB系列のシフトレジスタ41b (第1のシフトレジス タ)とに分割して形成されている。また、A系列および B系列のシフトレジスタ41a, 41bにクロック信号 CKA、CKBを供給するクロック信号線のうち、A系 列のシフトレジスタ41aにクロック信号CKAを供給 するA系列のクロック信号線43 (第1のクロック信号 線)は、第1のシフトレジスタ形成領域41aに対して 隣接する位置に並列配置され、B系列のシフトレジスタ 41bにクロック信号CKBを供給するB系列のクロッ ク信号線44(第2のクロック信号線)は、第2のシフ トレジスタ形成領域42bに対して隣接する位置に並列 配置されている。ここで、A系列のクロック信号線43 は第1のシフトレジスタ形成領域42aに対して基板の 外周縁側(矢印Xの方向)に形成され、B系列のクロッ ク信号線44は第2のシフトレジスタ形成領域42bに 対して画素マトリクスの形成領域側(矢印Yの方向)に 形成されている。さらに、A系列のクロック信号線43 とB系列のクロック信号線44とは、対応する第1また は第2のシフトレジスタ形成領域42a、42bに対し て略等距離を隔てた位置にある。このため、A系列のク ロック信号線43とA系列のシフトレジスタ41aとを 接続するクロック信号入力線49aと、B系列のクロッ ク信号線44とB系列のシフトレジスタ41bとを接続 するクロック信号入力線49bの配線長さが略同寸法、 かつ、最短寸法に設計されて、クロック信号CKA、C KBに同期のずれが発生しないようになっている。

【0019】また、第2のシフトレジスタ形成領域42 bに対して画素マトリクスの形成領域側(矢印Yの方 向)には、シフトレジスタ41から出力されたビット信 号を、サンプルホールド部のアナログスイッチ45の側 に向けて送出するためのビット信号出力線46が形成さ れ、その途中位置には、ビット信号を増幅し、また、ビ ット信号出力線 4 6 が交差する B 系列のクロック信号線 44からのノイズの影響を緩和する機能も発揮するバッ 40 ファ回路47が、2つのインバータ47a, 47bによ って構成されている。ここで、B系列のクロック信号線 44からのノイズの影響を緩和すべきバッファ回路47 としては、多結晶シリコン層で形成された高抵抗のビッ ト信号出力線46に寄生する抵抗Rと、ビット信号出力 線46とアルミニウム配線層たるクロック信号線44と の間に介在する層間絶縁膜48によって構成される寄生 容量Cとを利用してバッファ回路を構成することもでき る。

【0020】また、クロックドゲートなども採用でき

る。

【0021】また、本例において、A系列のクロック信 号線43は、互いに逆相のクロック信号CLA, CLA *が伝達される2つのクロック信号線431、432か ら構成され、B系列のクロック信号線44も、互いに逆 相のクロック信号CLB、CLB*が伝達される2つの クロック信号線441,442から構成されている。 【0022】これらのクロック信号線43、44のう ち、クロック信号線431、441からは奇数番目の単 位シフトレジスタA1, A3・・・, B1, B3・・・ にクロック信号CLA、CLBが入力され、クロック信 号線432、442からは偶数番目の単位シフトレジス タA2, A4・・・, B2, B4・・・にクロック信号 CLA*, CLB*が入力される。ここで、A系列およ びB系列のシフトレジスタ41a、41bは、いずれ も、図3に示すように、1つのインバータ2と2つのク ロックドインバータ3a, 4a(クロックドインバータ 3b, 4b) によって、1ビット分の単位シフトレジス タA1, A2, A3・・・, B1, B2, B3・・・が 構成されており、そのうち、奇数番目の単位シフトレジ スタA1, A3・・・, B1, B3・・・は、クロック 信号CKA, CKBのうち、クロック信号CLA, CL Bによって駆動される一方、偶数番目の単位シフトレジ スタA2, A4・・・, B2, B4・・・は、クロック 信号CKA、CKBのうち、クロック信号CLA、CL Bと逆相のクロック信号CLA*, CLB*によって駆 動される。ここで、インバータ2は、図1および図14 (b) に示すように、p型TFT201とn型TFT2 02とからなるСМОS構造になっている。また、クロ ックドインバータ3a、4aは、図1および図14 (c) に示すように、2つのp型TFT301a, 30 2aとn型TFT401a, 402aとから構成されて クロック信号CLA, CLBで駆動可能になっているの に対して、クロックドインバータ3b, 4bは、図1お よび図14(d)に示すように、2つのp型TFT30

【0023】また、A系列のクロック信号線83からの クロック信号CKA (クロック信号CLA, CLA*) の位相と、B系列のクロック信号線84からのクロック 信号CKBの位相(クロック信号CLB, CLB*)と は、図4に示すタイミングチャートのように、90°ず らしてある。このため、開始信号DXが入力された以降 において、A系列のシフトレジスタ41aの奇数番目の 単位シフトレジスタA1, A3・・・は、クロック信号 CLAのパルス立ち下がりに対応してビット信号252 を出力する一方、A系列のシフトレジスタ41aの偶数 番目の単位シフトレジスタA2, A4・・・は、クロッ 50 ク信号CLA*のパルス立ち下がりに対応してビット信

1b, 302bとn型TFT401b, 402bとから

構成されて逆相のクロック信号CLA*, CLB*で駆

動可能になっている。

号254を出力する。また、B系列のシフトレジスタ41bの奇数番目の単位シフトレジスタB1、B3・・・は、クロック信号CLBのパルス立ち下がりに対応してビット信号253を出力する一方、B系列のシフトレジスタ41bの偶数番目の単位シフトレジスタB2、B4・・・は、クロック信号CLB*のパルス立ち下がりに対応してビット信号255を出力する。そして、ビット信号252~255に基づいて、アナログスイッチ部45の各アナログスイッチが動作して、Video3)からの各ビデオ信号Vを各ソース線にホールドする。このため、シフトレジスタ41の薄膜トランジスタの動作を高周波化することなく、ビット信号の実質的な送出タイミングが高周波化されるので、ソース線駆動回路40の動作速度を高めることができる。

【0024】このような構成のアクティブマトリクスパネルのソース線駆動回路40における各TFTの配置構造を、図5(a)、図5(b)および図6を参照して、説明する。

【0025】ここで、図5(a)は本例のアクティブマトリクスパネルのソース線駆動回路40のうちのA系列のシフトレジスタ41aの単位シフトレジスタA1における各TFTの配置を示す構成図、図5(b)はその回路図、図6はソース線駆動回路40のうちのB系列のシフトレジスタ41bの単位シフトレジスタB1における各TFTと配線層との配置関係を示す平面図である。

【0026】図5(a)および図5(b)において、単 位シフトレジスタA1は1つのインバータ2と2つのク ロックドインバータ3a、4aとを有しているが、いず れのクロックドインバータ3a、4aも、p型TFT3 01a, 302aとn型TFT401a, 402aとで 構成されている。ここで、p型TFT301a, 302 aおよびn型TFT401a, 402aが形成された各 薄膜トランジスタ形成領域300a, 300b, 300 c, 300dは、基板の外周縁側から画素マトリクスの 形成領域側に向かって4列に配列されており、薄膜トラ ンジスタ形成領域300a, 300b, 300c, 30 0 d のうち、薄膜トランジスタ形成クロックドインバー 夕3aの側のp型TFT301a, 302aが形成され た薄膜トランジスタ形成領域300aの一方端と、その 40 n型TFT401a, 402aが形成された薄膜トラン ジスタ形成領域300bの一方端とは互いに近接し合い ながら、それらの間に所定の間隔を設けてあるのに対し て、他方端同士は反対方向に位置している。同様に、ク ロックドインバータ4aの側のp型TFT301a, 3 02 aが形成された薄膜トランジスタ形成領域300c の一方端と、そのn型TFT401a, 402aが形成 された薄膜トランジスタ形成領域300dの一方端とは 互いに近接し合いながら、それらの間には所定の間隔を 設けてあるのに対して、他方端同士は反対方向に位置し 50

ている。ここで、異なる導電型のTFTが形成された薄 膜トランジスタ形成領域同士を異なる領域に偏在化させ ているのは、p型TFT301a、302aおよびn型 TFT401a、402aの製造プロセスでは、それら を途中まで一括して形成して、そのうち、シリコン膜に イオン注入する不純物のみを相違させてn型およびp型 のTFTを順次形成していくときに、p型の不純物をイ オン注入する領域とn型の不純物をイオン注入する領域 とが近接しすぎていると、逆の導電型の不純物で汚染さ れ、安定した特性を有するTFTを形成できないためで ある。しかしながら、その間隔を広げすぎると、結果的 には、単位シフトレジスタA1、A2・・・の形成ピッ チP2が拡張され、ソース線駆動回路40の単位セルの ピッチP1も拡張されてしまう。そこで、本例のアクテ ィブマトリクスパネルのソース線駆動回路40において は、基板の外周縁側(矢印Xの方向)から画素マトリク スの形成領域側(矢印Yの方向)に向かって4列に配列 された薄膜トランジスタ形成領域300a~300dを 設け、これらの薄膜トランジスタ形成領域のうち、異な る導電型の薄膜トランジスタが形成された薄膜トランジ スタ形成領域の一方端側同士を互いに近接させている一 方、それらの他方端側を互いに反対方向に位置させるこ とによって、異なる導電型のTFTが形成された薄膜ト ランジスタ形成領域同士を異なる領域に偏在化させなが ら、単位シフトレジスタA1の基板の辺方向(矢印Zの 方向) の長さ寸法を短縮してある。また、他の単位シフ トレジスタA2, A3・・・, B2, B3・・・も同様 な構造になっている。たとえば、図6に示すように、単 位シフトレジスタB1において、p型TFT302bの ドレインに対する接続孔と、n型TFT401aに対す る接続孔とは、基板の外周縁側から画素マトリクスの形 成領域側に向かって同一線上に位置するまで、薄膜トラ ンジスタ形成領域300aと薄膜トランジスタ形成領域 300 b との基板の辺方向に対する間隔および薄膜トラ ンジスタ形成領域300dと薄膜トランジスタ形成領域 300cとの基板の辺方向に対する間隔を狭めて、単位 シフトレジスタA1, A2・・・, B1, B2・・・形 成ピッチP2を狭めてある。また、インバータ2を構成 するp型TFT201の形成位置をp型TFT301 a, 302 aが形成された薄膜トランジスタ形成領域3 00a, 300cに対応させていると共に、n型TFT 202の形成位置をn型TFT401a, 402aが形 成された薄膜トランジスタ形成領域300b,300d に対応させて、異なる導電型のTFTが形成された薄膜 トランジスタ形成領域同士を異なる領域に偏在化させて いる。

【0027】さらに、本例のアクティブマトリクスパネルのソース線駆動回路40においては、図6のV-V線における断面図を図7に示すように、絶縁性の透明基板11の表面上に形成されたシリコン層103に対し、p

型の不純物をイオン注入してクロックドインバータ4a のp型TFT301a, 302aを形成してあるが、そ のうち、n型TFT301aのソース101aとn型T FT302aのドレイン102aとを共通の高濃度の不 純物が導入されたシリコン領域103aで共有化して、 その基板の辺方向に対する形成間隔をさらに狭めてあ る。また、他のTFTにおいても、同じ領域をTFTの ソースとドレインとが共有する構造が採用されている。 なお、図7において、104a、105aはn型TFT 301a, 302aの多結晶シリコンで構成されたゲー ト電極であって、そのうち、ゲート電極104aはそこ から延出してクロック信号入力線49bを構成してい る。一方、106a, 107aは、アルミニウム配線層 であって、n型TFT401a, 402aに対してドレ イン電位およびソース電位を供給するソース・ドレイン 配線層を構成している。なお、図8には、バッファ回路 47およびアナログスイッチ部45における各TFTお よび配線層の配置構造を示してある。この図に示すよう に、シフトレジスタ41の側において単位シフトレジス タA1, A2・・・, B1, B2・・・の形成ピッチP 2が狭小化されたのに対応して、そこからのビット信号 出力線46のピッチも狭小化されていると共に、ソース 線駆動回路40の単位セルのピッチP1も狭小化されて いる。

【0028】以上のとおり、本例のアクティブマトリク スパネルのソース線駆動回路40においては、その単位 シフトレジスタA1, A2・・・, B1, B2・・・が 基板の外周縁側 (矢印Xの方向) から画素マトリクスの 形成領域側(矢印Yの方向)までの間に配置された2つ のシフトレジスタ形成領域42a,42bに分割して形 30 成してあるため、ソース線駆動回路40の単位セルのピ ッチP1が小さい。また、ソース線駆動回路40のう ち、回路素子の形成密度が高い単位シフトレジスタA 1, A2・・・, B1, B2・・・のクロックドシフト レジスタ3a, 3b, 4a, 4bの形成領域において は、それを構成するp型TFT301a, 302a, 3 01b, 302bおよびn型TFT401a, 402 a、401b、402bの形成領域を、基板の外周縁側 (矢印Xの方向) から画素マトリクスの形成領域側(矢 印Yの方向)に向かって4列に配列し、かつ、異なる導 40 電型の薄膜トランジスタが形成された薄膜トランジスタ 形成領域の一方端側同士を互いに近接させている一方、 それらの他方端側を互いに反対方向に位置させているた め、異なる導電型のTFTが形成された薄膜トランジス 夕形成領域同士を異なる領域に偏在化させながら、単位 シフトレジスタA1, A2・・・, B1, B2・・・の 基板の辺方向(矢印2の方向)の長さ寸法を、従来の2 /3にまで短縮してある。このため、単位シフトレジス タA1, A2・・・, B1, B2・・・の形成ピッチP 2が狭小化されて、ソース線駆動回路40の単位セルの 50

ピッチが狭小化されている。このため、ソース線駆動回路40の単位セルのピッチP1に規定される画素マトリクスの画素を微細化して表示の品位を向上することができる。

【0029】また、シフトレジスタ41にクロック信号 CKA (CLA, CLA*), CKB (CLB, CLB *)を供給するA系列およびB系列のクロック信号線4 3、44のうち、A系列のクロック信号線43を第1の シフトレジスタ形成領域42aに対して隣接する位置に 並列配置し、B系列のクロック信号線44を第2のシフ トレジスタ形成領域42bに対して隣接する位置に並列 配置しているため、各クロック信号線43、44からシ フトレジスタ41までのクロック信号入力線49a, 4 9 b の配線長さが、略同寸法かつ最短寸法に設計されて いる。このため、配線抵抗の差または寄生容量の差に起 因して、クロック信号CKA、CKBの同期がずれると いう問題が発生しないので、シフトレジスタ41が誤動 作せず、アクティブマトリクスパネルの信頼性が高い。 また、A系列のクロック信号線43は第1のシフトレジ スタ形成領域42aに対して基板の外周縁側に形成さ れ、B系列のクロック信号線44は第2のシフトレジス 夕形成領域42bに対して画素マトリクスの形成領域側 (矢印Yの方向) に形成されているため、第1および第 2のシフトレジスタ形成領域42a, 42bを、クロッ ク信号入力線49a,49bが通過していないので、単 位シフトレジスタA1, B1, A2, B2・・・をさら に近接し合う状態で形成できる。

【0030】〔実施例2〕図9は本発明の実施例2に係るアクティブマトリクスパネル(液晶表示パネル)のソース線駆動回路側のブロック図であり、図9にはそのシフトレジスタおよびクロック信号線の配置関係を示してある。ここで、本例のアクティブマトリクスパネルの全体構成は、図13に示すブロック図と同様であるため、全体構成の説明は省略する。また、ソース線駆動回路を構成するシフトレジスタ、バッファ回路およびアナログスイッチ部の構成は、実施例1のアクティブマトリクスパネルと同様であって、しかも、シフトレジスタ、バッファ回路およびアナログスイッチ部を構成する回路要素も、実施例1のアクティブマトリクスパネルと同様であるため、本例のアクティブマトリクスパネルについては、図9のブロック図のみに基づいて説明する。

【0031】図9において、本例のアクティブマトリクスパネルのソース線駆動回路50は4系列化されており、ソース線駆動回路50は、画素マトリクスおよびゲート線駆動回路(いずれも、図示せず。)と共に同一の透明基板上に形成されて、画素マトリクスの各画素の表示動作を駆動する。また、ソース線駆動回路50は、基板の外周縁から画素マトリクスの形成領域までの間に形成されており、そのシフトレジスタ51は、基板の外周

縁側(矢印Xの方向)の第1のシフトレジスタ形成領域52aと、画素マトリクスの形成領域側(矢印Yの方向)の第2のシフトレジスタ形成領域52bとに分割して形成されている。これらの第1および第2のシフトレジスタ形成領域52a、52bのうち、第1のシフトレジスタ形成領域52aには、単位シフトレジスタA1、A2・・・からなるA系列のシフトレジスタ51aおよび単位シフトレジスタC1、C2・・・からなるC系列のシフトレジスタ51c(第1のシフトレジスタ)が交互に形成されている一方、第2のシフトレジスタ形成領10域52bには、単位シフトレジスタB1、B2・・・からなるB系列のシフトレジスタB1、B2・・・からなるB系列のシフトレジスタ51bおよび単位シフトレジスタD1、D2・・・からなるD系列のシフトレジスタ51d(第2のシフトレジスタ)が交互に形成されている。

【0032】ここで、A系列のシフトレジスタ51aお よびC系列のシフトレジスタ51cに対してクロック信 号CKA、CKCを供給するA系列のクロック信号線5 3およびC系列のクロック信号線54 (第1のクロック 信号線)は、第1のシフトレジスタ形成領域51aに対 して隣接する位置に並列配置され、B系列のシフトレジ スタ51bおよびD系列のシフトレジスタ51dに対し てクロック信号CKB、CKDを供給するB系列のクロ ック信号線55およびD系列のクロック信号線56(第 2のクロック信号線)は、第2のシフトレジスタ形成領 域51 bに対して隣接する位置に並列配置されている。 また、A系列のクロック信号線53およびC系列のクロ ック信号線54は第1のシフトレジスタ形成領域52a に対して基板の外周縁側(矢印Xの方向)に形成されて いるのに対して、B系列のクロック信号線55およびD 系列のクロック信号線56は第2のシフトレジスタ形成 領域52bに対して画素マトリクスの形成領域側(矢印 Yの方向) に形成されている。このため、A系列のクロ ック信号線53 (第1のクロック信号線) からA系列の シフトレジスタ51aまでのクロック信号入力線59a の配線長さと、B系列のクロック信号線55(第2のク ロック信号線)からB系列のシフトレジスタ51bまで のクロック信号入力線59bの配線長さとを、略同寸法 かつ最短寸法に設計するのが容易になっている。同様 に、C系列のクロック信号線54(第1のクロック信号 線)からC系列のシフトレジスタ51cまでのクロック 信号入力線59cの配線長さと、D系列のクロック信号 線56 (第2のクロック信号線) からD系列のシフトレ ジスタ51dまでのクロック信号入力線59dの配線長 さも、略同寸法かつ最短寸法に設計されている。また、 A系列のクロック信号線53とC系列のクロック信号線 54とは近接し合って並列していると共に、B系列のク ロック信号線55とD系列のクロック信号線56とは近 接し合って並列しているため、いずれのクロック信号入 力線59a,59b,59c,59dの配線長さも略同 50

寸法になっている。

【0033】なお、第2のシフトレジスタ形成領域52 bに対して画素マトリクスの形成領域側(矢印Yの方向)には、シフトレジスタ51の各単位シフトレジスタからビット信号を、サンプルホールド部のアナログスイッチ部65の側に向けて送出するためのビット信号線66が形成され、その途中位置には、ビット信号を遅延させて、ビット信号出力線66が交差する側のB系列のクロック信号線55およびD系列のクロック信号線56からのノイズの影響を緩和する機能も発揮するバッファ回路67が、実施例1と同様に、2つのインバータなどによって構成されている。

14

【0034】なお、本例においても、いずれのクロック 信号線53,54,55,56も、互いに逆相のクロッ ク信号を供給する2本のクロック信号線で構成されてお り、A~D系列のシフトレジスタ51a~51dのう ち、奇数番目の単位シフトレジスタA1, C1, B1, D1・・・と、偶数番目の単位シフトレジスタA2, C 2、B2、D2・・・とは、互いに逆相のクロック信号 によって駆動される。また、A系列のクロック信号線5 3からのクロック信号CKAの位相、B系列のクロック 信号線55からのクロック信号CKBの位相、C系列の クロック信号線54からのクロック信号CKCの位相お よびD系列のクロック信号線56からのクロック信号C KDの位相は、互いに45° ずつずらして、4系列化し ての駆動が可能になっている。このため、シフトレジス タ51を構成する薄膜トランジスタの動作を高周波化す ることなく、ソース線駆動回路50の動作速度を高める ことができる。

【0035】また、本例のアクティブマトリクスパネル のソース線駆動回路50においても、実施例1と同様 に、図5(b)に示す1ビット当たりの単位シフトレジ スタ、たとえば、単位シフトレジスタA1は、1つのイ ンバータ2と2つのクロックドインバータ3a, 4aと を有し、そのうち、クロックドインバータ3 a は、図5 (a) に示すように、基板の外周縁側(矢印Xの方向) から画素マトリクスの形成領域側(矢印Yの方向)に向 かって配列された4列の薄膜トランジスタ形成領域30 0a, 300b, 300c, 300dに形成されてい る。ここで、p型TFT301a,302aが形成され た薄膜トランジスタ形成領域300a,そのn型TFT 401a、402aが形成された薄膜トランジスタ形成 領域300b、クロックドインバータ4aの側のn型T FT401a, 402aが形成された薄膜トランジスタ 形成領域300d, そのp型TFT301a, 302a が形成された薄膜トランジスタ形成領域300cの順序 に配列された薄膜トランジスタ形成領域300a~30 0 d のうち、異なる導電型のTFTが形成された薄膜ト ランジスタ形成領域300aと薄膜トランジスタ形成領 域300bとは基板の辺方向に向かって近接した位置で

分離してあり、同様に、薄膜トランジスタ形成領域300dと薄膜トランジスタ形成領域300cも基板の辺方向に向かって近接した位置で分離してある。また、他の単位シフトレジスタA2, A3・・・, B1, B2・・・も同様な構造になっている。

15

【0036】このため、本例のアクティブマトリクスパ ネルにおいても、実施例1と同様に、薄膜トランジスタ 形成領域300aと薄膜トランジスタ形成領域300b との基板の辺方向に対する間隔および薄膜トランジスタ 形成領域300dと薄膜トランジスタ形成領域300c との基板の辺方向(矢印Zの方向)に対する間隔を狭め て、単位シフトレジスタA1, A2・・・, B1, B2 ・・・形成ピッチP2を狭小化してある。さらに、シフ トレジスタ71は、基板の外周縁側の第1のシフトレジ スタ形成領域52aと画素マトリクスの形成領域側の第 2のシフトレジスタ形成領域52bとに、A系列および C系列のシフトレジスタ51a, 51cとB系列および D系列のシフトレジスタ51b, 51cとして並列状態 に分割して形成されているため、ソース線駆動回路50 の単位セルのピッチP1は狭ピッチ化されている。従っ て、画素マトリクスの画素ピッチを狭小化して、表示の 品位を向上することができる。ここで、A系列~D系列 のクロック信号線53~56は、それぞれ対応するシフ トレジスタ形成領域に対して隣接する位置に並列配置さ れているため、各クロック信号線53~56からシフト レジスタ41までのクロック信号入力線59a~59d の配線長さが、各系列間で同寸法、かつ、最短寸法に設 計可能である。このため、配線抵抗の差または寄生容量 の差に起因してのクロック信号CKA、CKB、CK C, CKDの同期のずれが発生することがない。それ 故、シフトレジスタ51に誤動作が生じず、アクティブ マトリクスパネルの信頼性が高い。しかも、シフトレジ スタ41を4系列駆動しているため、ソース線駆動回路 50の動作速度をさらに高速化することができる。

【0037】〔実施例3〕図10は本発明の実施例3に係るアクティブマトリクスパネル(液晶表示パネル)のソース線駆動回路側における薄膜トランジスタおよび配線層の配置を示す構成図、図11はそのブロック図、図12はその回路図である。本例のアクティブマトリクスパネルの全体構成も、図13に示すブロック図と同様で40あるため、全体構成の説明は省略する。また、ソース線駆動回路を構成するシフトレジスタ,バッファ回路およびアナログスイッチ部のうち、バッファ回路およびアナログスイッチ部の構成は、実施例1のアクティブマトリクスパネルと同様であって、しかも、シフトレジスタ,バッファ回路およびアナログスイッチ部を構成する回路要素も、実施例1のアクティブマトリクスパネルと同様であるため、図10には、シフトレジスタ側の構造のみを示してある。

【0038】これらの図において、本例のソース線駆動 50 成されて、第1のシフトレジスタ71aと第2のシフト

回路70は1系列の駆動方式であって、ソース線駆動回 路70は、画素マトリクスおよびゲート線駆動回路(い ずれも、図示せず。) と共に同一の透明基板上に形成さ れて、画素マトリクスの各画素の表示動作を駆動する。 また、ソース線駆動回路70は、基板の外周縁から画素 マトリクスの形成領域までの間に形成されており、本例 においては、そのシフトレジスタ71は、基板の外周縁 側の第1のシフトレジスタ形成領域72aと画素マトリ クスの形成領域側の第2のシフトレジスタ形成領域72 bとに分割されて形成されている。すなわち、第1およ び第2のシフトレジスタ形成領域72a, 72bのう ち、第1のシフトレジスタ形成領域72aには、クロッ ク信号CKAによって駆動される単位シフトレジスタA 1、A4、A5・・・からなる第1のシフトレジスタ7 1 aが形成されている一方、第2のシフトレジスタ形成 領域72bには、同じクロック信号CKAによって駆動 される単位シフトレジスタA2、A3、A6・・・から なる第2のシフトレジスタ71bが形成されている。

【0039】ここで、第1のシフトレジスタ51aにク ロック信号CKAを供給する第1のクロック信号線73 は第1のシフトレジスタ形成領域71aに対して隣接す る位置に並列配置されている一方、第2のシフトレジス タ71bにクロック信号CKAを供給する第2のクロッ ク信号線74は第2のシフトレジスタ形成領域71bに 対して隣接する位置に並列配置されている。また、第1 のクロック信号線73は第1のシフトレジスタ形成領域 72 a に対して基板の外周縁側(矢印Xの方向)に形成 され、第2のクロック信号線74は第2のシフトレジス 夕形成領域72bに対して画素マトリクスの形成領域側 (矢印Yの方向) に形成されている。さらに、第1のク ロック信号線73から第1のシフトレジスタ71aまで のクロック信号入力線79aの配線長さと、第2のクロ ック信号線74から第2のシフトレジスタ71bまでの クロック信号入力線79bの配線長さとは、互いに同寸 法、かつ最短寸法に設計されている。また、第2のシフ トレジスタ形成領域72bに対して画素マトリクスの形 成領域側 (矢印Yの方向) には、シフトレジスタ71か らのビット信号をアナログスイッチ部75の側(画素マ トリクスの側) に向けて送出するためのビット信号線7 6が形成され、その途中位置には、ビット信号を遅延さ せて、ビット信号出力線76が交差する第2のクロック 信号線74からのノイズの影響を緩和する機能も発揮す るバッファ回路77が、実施例1と同様に、2つのイン バータなどによって構成されている。なお、本例におい ても、第1および第2のシフトレジスタ71a, 71b は、いずれも実施例1と同様な回路要素から構成されて いる一方、いずれのクロック信号線73,74も、互い に逆相のクロック信号CLA, CLA*を供給する2本 のクロック信号線731,732,741,742で構

レジスタ71aとを互いに逆相のクロック信号CLA, CLA*によって駆動可能になっている。ここで、第1 および第2のクロック信号線73,74のいずれもを1 本のクロック信号線で構成することもできるが、第1および第2のクロック信号線73,74を互いに逆相のクロック信号CLA,CLA*に対応する2本のクロック信号線で構成することによって、クロック信号線73,74間の寄生容量などを等価にして、一方側のクロック信号が他方側のクロック信号に比して遅延することを防止してある。

17

【0040】また、本例のソース線駆動回路50におい ても、図5(a)および図5(b)に示すように、1ビ ット当たりの単位シフトレジスタ、たとえば、単位シフ トレジスタA1のクロックドインバータ3aを、基板の 外周縁側(矢印Xの方向)から画素マトリクスの形成領 域側(矢印Yの方向)に向かって配列された4列の薄膜 トランジスタ形成領域300a, 300b, 300c, 300 dに形成してある。これらの薄膜トランジスタ形 成領域300a~300dは、クロックドインバータ3 aの側のp型TFT301a, 302aが形成された薄 20 膜トランジスタ形成領域300a, そのn型TFT40 1 a, 402 aが形成された薄膜トランジスタ形成領域 300b、クロックドインバータ4aの側のn型TFT 401a, 402 aが形成された薄膜トランジスタ形成 領域300d, そのp型TFT301a, 302aが形 成された薄膜トランジスタ形成領域300cの順序に配 列されており、そのうち、異なる導電型の薄膜トランジ スタが形成された薄膜トランジスタ形成領域の一方端側 同士は互いに近接している一方、それらの他方端側は互 いに反対方向に位置している。すなわち、異なる導電型 30 のTFTが形成された薄膜トランジスタ形成領域300 aと薄膜トランジスタ形成領域300bとは基板の辺方 向に向かって近接した位置で分離してあり、同様に、薄 膜トランジスタ形成領域300dと薄膜トランジスタ形 成領域300cも基板の辺方向に向かって近接した位置 で分離してある。また、他の単位シフトレジスタA2, A3・・・も同様な構造になっている。

【0041】このため、本例のアクティブマトリクスパネルにおいては、実施例1と同様に、薄膜トランジスタ形成領域300b 40との基板の辺方向に対する間隔および薄膜トランジスタ形成領域300cとの基板の辺方向に対する間隔を狭めて、単位シフトレジスタA1、A2・・の形成ピッチP2を狭めて、ソース線駆動回路70の単位セルのピッチP1を狭小化してある。また、シフトレジスタ71は、基板の外周縁側の第1のシフトレジスタ形成領域72aと、画素マトリクスの形成領域側の第2のシフトレジスタ形成領域72bとに並列状態に分割して形成してあるため、ソース線駆動回路70の単位セルのピッチP1はさらに狭ピッチ50

化されている。従って、画素マトリクスの画素ピッチを狭小化して、表示の品位を向上することができる。ここで、第1のクロック信号線73は第1のシフトレジスタ形成領域72aに対して隣接する位置に並列配置され、第2のクロック信号線74第2のシフトレジスタ形成領域72bに対して隣接する位置に並列配置されているため、各クロック信号線73,74からシフトレジスタ41までのクロック信号入力線79a,79bの配線長さが、各系列間で同寸法、かつ、最短寸法に設計されている。このため、配線抵抗の差または寄生容量の差に起因してのクロック信号CKAの同期ずれが発生しない。それ故、シフトレジスタ71に誤動作が生じないので、アクティブマトリクスパネルの信頼性が高い。

【0042】なお、上記の構成を備える薄膜トランジスタの配置構造については、ゲート線駆動回路側にも採用できる。

[0043]

【発明の効果】以上のとおり、本発明に係るアクティブマトリクスパネルにおいては、ソース線駆動回路またはゲート線駆動回路のシフトレジスタの形成領域において、そのクロックドインバータ回路を構成する第1導電型および第2導電型の薄膜トランジスタを、基板の外周線側から画素マトリクスの形成領域側に向かって配置された4列の薄膜トランジスタ形成領域に形成し、これらの薄膜トランジスタ形成領域のうち、異なる導電型の薄膜トランジスタが形成された薄膜トランジスタ形成領域同士の一方端側同士を互いに近接させる一方、それらの他方端側を互いに反対方向に向けてあることに特徴を有するため、以下の効果を奏する。

【0044】① 導電型の異なる薄膜トランジスタの形成領域同士を基板の外周縁側から画素マトリクスの形成領域側の方向でも分離してあるため、導電型の異なる薄膜トランジスタの形成領域同士を、近接し合った状態のままで、互いに異なる領域に偏在させることができる。それ故、薄膜トランジスタのイオン注入工程などに支障がなく、しかも、回路要素の形成密度が高いシフトレジスタの形成ピッチを狭めることができるので駆動回路の単位セルのピッチを狭小化して、画素マトリクスを微細化できる。

【0045】② シフトレジスタは、基板の外周縁から 画素マトリクスの形成領域までの間に並列配置された第 1および第2のシフトレジスタ形成領域に分割して形成 されているため、駆動回路の単位セルのピッチは狭小化 される。従って、画素マトリクスの画素ピッチを狭小化 して表示の品位を向上することができる。

【0046】③ 第1のクロック信号線は第1のシフトレジスタ形成領域に隣接して並列配置され、第2のクロック信号線は第2のシフトレジスタ形成領域に隣接して並列配置されているため、各クロック信号線からシフトレジスタまでの配線長さを等しく、また最短寸法に設計

できる。このため、配線抵抗の差や寄生容量の差異に起因してのクロック信号の同期のずれが発生しにくいので、シフトレジスタが誤動作せず、アクティブマトリクスパネルの信頼性が高い。ここで、第1のクロック信号線を第1のシフトレジスタ形成領域に対して基板の外周縁側に形成し、第2のクロック信号線を第2のシフトレジスタ形成領域に対して画素マトリクスの形成領域側に形成した場合には、シフトレジスタ形成領域をクロック信号線が通らないので、単位シフトレジスタの形成ピッチをさらに狭小化できる。

19

【0047】② 第1および第2のシフトレジスタを複数に系列化した場合には、それを構成する回路要素の動作を高速度化せずとも、駆動回路自身の動作速度を高めることができる。

【図面の簡単な説明】

【図1】本発明の実施例1に係るアクティブマトリクス パネルにおける2系列のソース線駆動回路の各構成部分 の配置を示す構成図である。

【図2】図1に示すソース線駆動回路のブロック図である。

【図3】図1に示すソース線駆動回路の回路図である。

【図4】図1に示すソース線駆動回路の各部に入出力される信号のタイミングチャート図である。

【図5】(a)は図1に示すソース線駆動回路のシフトレジスタのうちの単位シフトレジスタにおける各構成部分の配置を示す構成図、(b)はその回路図である。

【図6】図1に示すソース線駆動回路のシフトレジスタにおける各構成部分の配置を示す平面図である。

【図7】図6のV-V線における断面図である。

【図8】図1に示すソース線駆動回路のアナロクスイッチ部における各構成部分の配置を示す平面図である。

【図9】本発明の実施例2に係るアクティブマトリクス パネルにおける4系列のソース線駆動回路のブロック図 である。

【図10】本発明の実施例3に係るアクティブマトリクスパネルにおける1系列のソース線駆動回路の各構成部分の配置を示す構成図である。

【図11】図10に示すソース線駆動回路のブロック図である。

【図12】図10に示すソース線駆動回路の回路図であ 40 ジスタ)る。54・・

【図13】アクティブマトリクスパネルの全体構成を示すブロック図である。

【図14】(a) はシフトレジスタの回路図、(b) はそのインバータの構成図、(c) および(d) はそのクロックドインバータの構成図である。

【図15】従来のアクティブマトリクスパネルにおける 1系列のソース線駆動回路の各構成部分の配置を示す構 成図である。 【図16】従来のアクティブマトリクスパネルにおける 2系列のソース線駆動回路の各構成部分の配置を示す構 成図である。

【符号の説明】

11・・・透明基板

12,40,50,70,80,90・・・ソース線駆動回路

13, 20, 41, 51, 71, 81, 91・・・シフトレジスタ

10 17, 18, 19・・・サンプルホールド回路

21・・・ゲート線駆動回路

22・・・画素マトリクス

24, 25・・・ゲート線

26, 27, 28・・・ソース線

29・・・薄膜トランジスタ

30・・・液晶セル

34, 37, 83, 84, 93, 94···クロック信 号線

41a,51a・・・A系列のシフトレジスタ(第1の 20 シフトレジスタ)

41b, 51b・・・B系列のシフトレジスタ(第2の シフトレジスタ)

42a, 52a, 72a・・・第2のシフトレジスタ形 成領域

42b, 52b, 72b・・・第2のシフトレジスタ形 成領域

43,53・・・A系列のクロック信号線(第1のクロック信号線)

44,55・・・B系列のクロック信号線(第2のクロ 30 ック信号線)

45,65,75,85・・・アナログスイッチ部

46,66,66a,66b,76,86···ビット 信号出力線

47、67、77・・・バッファ回路

49a, 49b, 59a~59d, 79a, 79b, 8

9 a, 8 9 b・・・クロック信号入力線

51c・・・C系列のシフトレジスタ (第1のシフトレジスタ)

51d・・・D系列のシフトレジスタ (第2のシフトレジスタ)

5 4 ・・・ C 系列のクロック信号線 (第 1 のクロック信号線)


56・・・D系列のクロック信号線 (第2のクロック信号線)

73・・・第1のクロック信号線


74・・・第1のクロック信号線

300a, 300b, 300c, 300d・・・薄膜トランジスタ形成領域


【図1】




【図4】




【図2】





【図3】





【図7】























【図13】




【図14】





【図15】



【図16】

